Quantcast
Channel: Digital I/O topics
Viewing all articles
Browse latest Browse all 2147

数字模块的Update Rate是否导致无法并行输出数字电平?

$
0
0

想通过NI-9403数字模块输出两路PWM信号,其中一路设置比另一路延迟2微秒触发,但通过示波器观察实际延迟为7微秒(该值为NI-9403 Update Rate),是不是虽然FPGA可以并行计算,但是数字模块无法并行发出多路PWM信号?

下图是LabVIEW FPGA程序界面

image.png


Viewing all articles
Browse latest Browse all 2147

Trending Articles



<script src="https://jsc.adskeeper.com/r/s/rssing.com.1596347.js" async> </script>